

DERWENT-ACC-NO: 1978-01068A

DERWENT-WEEK: 197801

COPYRIGHT 2004 DERWENT INFORMATION LTD

TITLE: Integrated circuit prodn. - in which semiconductor and connecting wires are coated with silane film and then coated with epoxy resin

PATENT-ASSIGNEE: MITSUBISHI ELECTRIC CORP[MITQ]

PRIORITY-DATA: 1976JP-0054683 (May 12, 1976)

PATENT-FAMILY:

PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC
<u>JP 52137669 A</u>	November 17, 1977	N/A	000	N/A

INT-CL (IPC): H01L023/24, H05K003/28

ABSTRACTED-PUB-NO: JP 52137669A

BASIC-ABSTRACT:

Semiconductor devices are mounted on a ceramic printed circuit substrate and are electrically connected to thick film electrodes through metal wires. The semiconductor devices and metal wires are coated with a film which is composed of an epoxy reactive silane soln. and an inorganic filler such as silica. The film is then covered with epoxy resin. Epoxy reactive silane is of formula $R_3R_2Si(OR_1)_2$ wher R_1 and R_2 are alkyl, R_3 is alkyl having epoxy reactive substitution gp. composed of substitution gp. contg. active epoxy gp. and substitution gp. contg. active amine gp.

Semiconductor devices are protected from unwanted impurities contained in the resin due to the epoxy reactive silane. In addition, metal are protected from external force because the expansion and contraction force from the epoxy resin is reduced by the silane film.

TITLE-TERMS: INTEGRATE CIRCUIT PRODUCE SEMICONDUCTOR CONNECT WIRE COATING

SILANE FILM COATING EPOXY RESIN

DERWENT-CLASS: A85 L03 U11 U12 V04

CPI-CODES: A05-A01E2; A12-E07A; A12-E07C; L03-D03G;

POLYMER-MULTIPUNCH-CODES-AND-KEY-SERIALS:

Key Serials: 0202 0205 0231 1282 1306 1629 1971 2218 2666 2726 2727 2729 2740

2743

Multipunch Codes: 011 04- 05- 226 229 308 310 336 37- 38- 443 444 445 477 55-
604 607 623 627 628 720 721 722

⑬日本国特許庁

⑭特許出願公開

公開特許公報

昭52—137669

①Int. Cl. ²	識別記号	②日本分類	庁内整理番号	④公開	昭和52年(1977)11月17日
H 05 K 3/28		59 G 4	6819—57	発明の数	1
H 01 L 23/24		59 G 0	5334—57	審査請求	未請求
		99(5) C 22	7738—57		

(全 2 頁)

⑤混成集積回路装置の製造方法

電機株式会社北伊丹製作所内

⑥特 願 昭51—54683
⑦出 願 昭51(1976)5月12日
⑧発 明 者 藤田繁男
伊丹市瑞原4丁目1番地 三菱

⑨出 願 人 三菱電機株式会社
東京都千代田区丸の内二丁目2
番3号
⑩代 理 人 弁理士 葛野信一 外1名

明 細 書

1. 発明の名称

混成集積回路装置の製造方法

2. 特許請求の範囲

混成集積回路装置の組立工程中、セラミック印刷配線基板上にマウントされた半導体素子および該半導体素子と厚膜電極とを電気的に接続する金属配線に、エポキシ反応性シラン溶液とシリカのような無機質充填剤との混合液の皮膜を形成した後、エポキシ樹脂にて被覆を施すことを特徴とした混成集積回路装置の製造方法。

3. 発明の詳細な説明

厚膜抵抗基板上にマウントされた半導体素子および該半導体素子と厚膜電極間の結線用金属細線は、組立工程中に受ける外力、外部雰囲気、封止工程で樹脂から受ける膨脹収縮力から又封止樹脂中の各種の不純物から防護される必要があり、予備処理が不可欠である。

第1図は現在行なわれている予備処理方法を示すものである。厚膜抵抗基板(1)上に半導体素


子(2)がマウントされ、さらに該半導体素子(2)から結線用の金、アルミニウムなどから成る金属細線(3)が接続されている。(4)は純度の高い液体シリコンゴムの小滴で被覆後高温にて数時間硬化を施したものである。

しかしながらこの予備処理は液体シリコンゴム(4)が非常に高価であること、又弾性状態である為組立工程での外力から完全に保護されることは不可能である、などの欠点がある。本発明はこれらの欠点を除去するものである。

本発明はエポキシ反応性シランを使用する事により、従来の高価な液体シリコンゴムからエポキシ樹脂による被覆が可能になり、又組立工程中の外力から完全に保護される。第2図は本発明による予備処理を示している。(1)は厚膜抵抗基板、(2)は半導体素子、(3)は結線用の金属細線を示す。(5)はエポキシ反応性シランとシリカなどの無機質充填剤の混合液を滴下、あるいは塗布により形成した被膜、(6)はアミン硬化、フェノール硬化、または無水物硬化エポキシを被

後、高温にて数時間硬化を施したものである。

本方法によれば被膜(5)中のシランがエポキシ樹脂(6)からの膨脹収縮力を緩和し金属細線(3)、を保護する。又エポキシ反応性シランは



式中 R_1 、 R_2 はアルキル基、 R_3 は活性エポキシ基を含む置換基および活性アミン基を含む置換基からなるエポキシ反応性置換基を有するアルキル基である。

なる式を有する置換低級アルキルポリ—低級アルコキシシランとして表わすことができ、エポキシ樹脂系と反応性を有し、半導体素子を樹脂中の各種の不純物から防護する。勿論エポキシ反応性シラン溶液のみの被膜上に、シリカなどの無機質充填剤を含んだエポキシ樹脂を被覆することも本発明の一方法である。

4. 図面の簡単な説明


特開昭52-137669(2)

第1図は従来方法の予備処理方法の一部を示す断面図、第2図は本発明方法による予備処理方法の一部を示す断面図である。(1)は厚膜抵抗基板、(2)は半導体素子、(3)は金、アルミニウムなどから成る金属細線、(4)はシリコンゴムの被覆。(5)はエポキシ反応性シランとシリカなどの無機質充填剤との混合液による被膜、(6)は、エポキシ樹脂の被覆である。

なお、図中同一符号は同一または相当部分を示す。

代理人 島野 信一

第1図



第2図

